欧州半導体研究の中心、次世代チップ製造技術を確保

ベルギーの半導体研究ハブImec(イメック)が、ASMLの次世代High NA EUV(極紫外線)リソグラフィ装置「TWINSCAN EXE:5200」を確保したと3月18日に発表した。約4億ドル(約5,600億円)規模のこの装置は、現在世界で10台未満しか存在しない最先端チップ製造システムで、単一露光で8ナノメートル(nm)サイズの回路パターンを実現できる。Imecは今週初めにオランダ・フェルトホーフェンに位置するASML施設で装置を受領し、ベルギー・ルーヴェン本社のクリーンルームへの設置を完了した。

Imec CEO Luc Van den hove氏は「今回のHigh NA EUV装置導入は、欧州の戦略的独立性とグローバル半導体バリューチェーンにおける欧州の地位を強化するために不可欠」と強調した。ロイター報道によると、Intel、SKハイニックスなどASMLの主要顧客企業は、2027年からHigh NA装置を活用して次世代AIロジックチップと高帯域幅メモリ(HBM)チップの量産に乗り出す計画だ。

なぜこの装置が重要か:2nm以下プロセス時代への扉

High NA(High Numerical Aperture、高開口数)EUV技術は、既存のLow NA EUVと比べて解像度を大幅に向上させた次世代リソグラフィ技術である。NA(開口数)は、レンズが光を集める能力を示す指標で、数値が高いほどより微細な回路パターンを実現できる。ASMLのEXE:5200はNA 0.55を達成し、既存のLow NA EUV(NA 0.33)と比べて約1.7倍向上した解像度を提供する。

これは2nm以下プロセス開発に必須の技術と評価されている。現在Samsung ElectronicsとTSMCが3nmプロセス量産段階にあり、2nmプロセス開発競争が熾烈な状況で、High NA EUVは1.4nm、1nmなど次世代プロセス実現の核心ツールになると見られる。特にAI半導体需要の急増により高性能・低消費電力チップへの要求が高まる中、High NA EUVの戦略的価値はさらに高まっている。

Imecがこの装置を確保したことは、単なる研究インフラ拡充を超えて、欧州が米国・アジアとの半導体技術格差を縮め、独自のチップ製造エコシステムを構築しようとする戦略の一環である。EUは「欧州チップス法(EU Chips Act)」を通じて2030年までにグローバル半導体市場シェアを現在の10%から20%に拡大する目標を掲げており、Imecの次世代チップ開発インフラはこの目標達成の核心軸になると見られる。

Imecの役割:チップ製造企業の共同研究プラットフォーム

Imecは半導体装置メーカーとチップ製造企業間の橋渡し役を果たす独特なビジネスモデルを運営している。数百億円規模の最先端装置を個別企業が単独で購入することが難しい点を考慮し、ImecはASML、Applied Materials、LAM Research、KLA、Tokyo Electronなど主要装置メーカーと二者間契約を結んで最新装置を確保した後、これを複数の企業と研究者に共有する。

これにより、グローバルチップ製造企業はImecのファブ(fabrication facility)環境で次世代プロセス技術をテストし検証できる。実際の量産ラインに投資する前に技術的妥当性を確認できるため、開発リスクを減らし市場投入時間を短縮できる。ImecはEUV技術初期開発段階からASMLと協力してきた歴史があり、今回のHigh NA EUV装置導入もその延長線上にある。

NanoICパイロットライン:EUの半導体主権プロジェクト

High NA EUV装置は、Imecが推進中の25億ユーロ(約3兆7,000億円)規模の「NanoICパイロットライン」プロジェクトの核心設備だ。このプロジェクトはEUチップス法に基づき14億ユーロの公的資金支援を受け、2026年第4四半期までに完全な資格認証(qualification)を完了する計画だ。

NanoICパイロットラインは単なる研究施設ではなく、実際の量産環境に近い条件で次世代プロセスを検証する「準量産(pilot production)」ラインである。これにより欧州内のファブレス(fabless)企業やファウンドリ(foundry)企業が2nm以下プロセス技術を確保し、グローバル半導体サプライチェーンで独自の地位を確保しようというのがEUの戦略だ。

現在、先端半導体製造はTSMC(台湾)、Samsung Electronics(韓国)、Intel(米国)の3社が寡占しており、欧州は事実上先端ロジックチップ製造能力が欠如している状況だ。NanoICプロジェクトは、このような技術依存性を解消し、最低限パイロットレベルでも次世代プロセス技術を内在化しようとする試みと見ることができる。

グローバルHigh NA EUV競争の現況

ASMLはHigh NA EUV装置を年間10~20台レベルで限定生産しており、Intelが最初の顧客として2台を確保したことが知られている。SKハイニックスはHBM4開発のためにHigh NA EUV導入を検討中で、TSMCは慎重な立場を維持している。Imecの装置確保は、このような少数企業中心の独占構造において欧州が技術アクセス性を確保したという点で意義が大きい。

[AI分析] 半導体技術主権競争の激化を展望

ImecのHigh NA EUV確保は、グローバル半導体技術主権競争が新たな局面に入ったことを示唆している。米国はCHIPS Actを通じて自国内の先端ファブ構築を支援しており、中国は独自のEUV技術開発に拍車をかけている。欧州もEUチップス法とNanoICプロジェクトを通じて技術独立性確保に乗り出しており、半導体サプライチェーンの多極化が加速する可能性が高い。

ただし、欧州が実際の量産能力まで確保するには依然として越えるべき山が多い。Imecのパイロットラインは研究・開発目的が主であるため、これを商業的大量生産に転換するには数兆円規模の追加投資と10年以上の時間が必要と予想される。また、ASMLのHigh NA EUV生産能力が限定的な状況で、Intel、TSMC、Samsungなど既存ファブ企業との装置確保競争も熾烈になると見られる。

一方、AI半導体需要の急増により2nm以下プロセスの商用化時点が早まる可能性も指摘されている。NVIDIA、AMD、GoogleなどのAIチップ設計企業は、より高いトランジスタ集積度と電力効率を要求しており、これはHigh NA EUV技術の早期導入を促進する要因になると見られる。Imecが2026年第4四半期までに完全資格認証を完了すれば、欧州企業が2027~2028年頃に次世代AIチップ開発競争に本格参入できる基盤が整うと展望される。